반응형 회로3 [실무] Push Pull Converter 설계 방법 - 기본 이론, 설계 원문 출처 Reference: https://circuitdigest.com/tutorial/how-to-design-a-push-pull-converter How to Design a Push Pull Converter – Basic Theory, Construction, and Demonstration When it comes to working with power electronics, a DC-DC converter topology becomes very crucial for practical designs. There are mainly two types of major DC-DC conversion topologies available in power electronics, namely, th.. 2022. 5. 4. [실무] ESD 및 서지 보호 회로 설계하기 (ft. TVS) 1. ESD 란? ESD는 쉽게 말해서 정전기이다. 회로가 동작할 때 전하가 축적되어 스스로 발생할 수도 있고 사람 손에 의해서 발생할 수도 있다. ESD는 순간적이지만 IC 소자를 태워버릴 수 있다. 따라서, 전자회로를 설계하는 엔지니어라면, 심지어 반도체를 설계하는 연구원도 꼭 설계해야하는 것이 바로 ESD 보호회로와 서지 보호회로이다. 보통 반도체 레벨에선 ESD 보호회로까진 들어간다. 그렇지만 반도체라는 것이 워낙 작다보니 전기적 용량이 크지 않기 때문에 ESD 보호회로를 IC 외부에 추가적으로 구성해야 한다. 또한 ESD를 보호하는 목적으로 설계를 하다 보면 서지도 보호가 되는 효과가 있다. 참고로 EMC 테스트에서 ESD항목이 있는데, 이 때는 IEC 스탠다드를 따른다(IEC61000 혹은 K.. 2022. 4. 17. [실무] LVDS의 Fail-Safe 회로 이해 및 설계하기 LVDS의 Fail-Safe 기능과 이를 구현하는 회로에 대해 알아보겠습니다. 일부는 번역을 활용했습니다. 그래도 이해하는데 문제없도록 손봐놨으니, 이 글을 참조하시면 특히 실무자분들에게 도움이 될 것이라 생각됩니다. Fail-Safe Function (패일 세이프 기능) 대부분의 LVDS 수신기는 내부 또는 외부 Fail Safe 회로가 필요하므로 특정 연결 조건이나 문제 발생 시 수신기의 출력에 정해진 논리 조건이 필요합니다. 다음 목록에는 Fail-Safe 기능이 필요한 링크 조건 또는 문제 상황이 나와 있습니다. 개방 입력(Open Input): LVDS 칩에 여러 개의 수신기 포트가 있는 경우, 사용되지 않는 수신기 입력은 오픈 상태로 두어야 하며 출력은 안정적인 로직 하이여야 합니다. 플로트 .. 2022. 4. 12. 이전 1 다음 반응형
