반응형 전자 | 제어 | 항공우주/전자 HW 설계14 [실무] LVDS의 Fail-Safe 회로 이해 및 설계하기 LVDS의 Fail-Safe 기능과 이를 구현하는 회로에 대해 알아보겠습니다. 일부는 번역을 활용했습니다. 그래도 이해하는데 문제없도록 손봐놨으니, 이 글을 참조하시면 특히 실무자분들에게 도움이 될 것이라 생각됩니다. Fail-Safe Function (패일 세이프 기능) 대부분의 LVDS 수신기는 내부 또는 외부 Fail Safe 회로가 필요하므로 특정 연결 조건이나 문제 발생 시 수신기의 출력에 정해진 논리 조건이 필요합니다. 다음 목록에는 Fail-Safe 기능이 필요한 링크 조건 또는 문제 상황이 나와 있습니다. 개방 입력(Open Input): LVDS 칩에 여러 개의 수신기 포트가 있는 경우, 사용되지 않는 수신기 입력은 오픈 상태로 두어야 하며 출력은 안정적인 로직 하이여야 합니다. 플로트 .. 2022. 4. 12. [실무] LVDS 란? (저전압 차등 시그널링, Low Voltage Differential Signaling) 실제 연구원이 설계할 때 필요한 정보, 여기저기 흩어져있는 정보들의 핵심만 모았습니다. 저는 LVDS를 활용하는 실무 엔지니어로써, 여러분이 진짜 필요로 할 정보만 모아놨습니다. 1. 정의 및 간략 소개 낮은 전압 차등신호(Low voltage differential signaling, LVDS, 저전압 차등 시그널링)는 차등 신호(송신기에서 서로 반대되는 극성의 두 전압을 전송), 수신기에서 이신호를 비교하는 시스템이다. 그리고 수신기 쪽에 달린 두 선로 사이에 로드와 병렬로 달려있는 저항(Termination Resistor, 터미네이션 저항)을 통해 전류가 소모된다. 저항은 케이블의 Characteristic Impedance (특성 임피던스)에 맞게 100~120옴 정도로 설계한다. LVDS는 신.. 2022. 4. 12. 이전 1 2 3 다음 반응형
